Verilog HDL数字系统设计——原理、实例及仿真 - 中国高校教材图书网
|
|
|
书名： |
Verilog HDL数字系统设计——原理、实例及仿真
|
| ISBN： | 978-7-5606-2745-8 |
条码： | |
| 作者： |
康 磊
相关图书
|
装订： | 平装 |
| 印次： | 1-1 |
开本： | 16开 |
| 定价： |
￥39.00
折扣价：￥37.05
折扣：0.95
节省了1.95元
|
字数： |
523千字
|
| 出版社： |
西安电子科技大学出版社 |
页数： |
344页
|
| 发行编号： | |
每包册数： |
13
|
| 出版日期： |
2012-05-01 |
|
|
| 内容简介： |
本书从实用的角度出发，通过大量的实例，详细介绍了基于Verilog HDL硬件描述语言进行数字系统设计的过程、方法和技巧。全书分为四部分，共13章，主要内容包括可编程器件的工作原理及数字系统设计流程、Verilog HDL基本语法知识和建模方法、常用逻辑功能单元及复杂数字系统设计方法，并对集成开发软件QuartusⅡ和仿真测试软件ModelSim的应用做了详细说明。
本书可作为计算机类、电子类、自动化类、机电类硬件和通信工程等相关专业学生的教学参考书，也可作为数字系统设计工程师的参考书。
|
| 作者简介： |
|
|
| 章节目录： |
第一部分 Verilog HDL基础知识
第1章 概述 2
1.1 EDA技术简介 2
1.1.1 EDA技术的发展 2
1.1.2 EDA与传统电子设计方法的比较 5
1.1.3 EDA的开发过程 7
1.2 可编程器件 8
1.2.1 可编程逻辑器件概述 8
1.2.2 PLD的发展历史 9
1.2.3 可编程逻辑器件的分类 10
1.2.4 CPLD的结构与工作原理 12
1.2.5 FPGA的结构与工作原理 13
1.2.6 CPLD和FPGA的编程与配置 17
1.3 Verilog HDL简介 20
1.3.1 Verilog HDL的发展历史 20
1.3.2 Verilog HDL和VHDL的比较 21
第2章 Verilog HDL基础 22
2.1 Verilog HDL的特点 22
2.2 程序设计流程 23
2.3 程序的基本结构 23
2.3.1 模块的概念 23
2.3.2 模块的调用 26
2.3.3 模块的测试 27
2.4 语法基础 28
2.4.1 程序基本格式 28
2.4.2 注释语句 29
2.4.3 标识符和关键字 29
2.4.4 参数声明 30
第3章 数据类型和表达式 31
3.1 数据类型 31
3.1.1 常量 31
3.1.2 变量 33
3.2 操作符和表达式 36
3.2.1 操作符 36
3.2.2 操作数 43
3.2.3 表达式 46
第4章 行为级建模方法 47
4.1 行为级建模程序结构 47
4.2 过程结构语句 48
4.2.1 initial语句 48
4.2.2 always语句 49
4.3 语句块 51
4.3.1 顺序语句块 51
4.3.2 并行语句块 51
4.3.3 顺序语句块和并行语句块的混合使用 52
4.4 时序控制 53
4.4.1 延时控制 53
4.4.2 电平敏感事件触发 54
4.4.3 边沿敏感事件触发 55
4.5 赋值语句 56
4.5.1 连续赋值语句 57
4.5.2 阻塞赋值语句 58
4.5.3 非阻塞赋值语句 59
4.6 分支语句 59
4.6.1 if-else语句 59
4.6.2 case 语句 61
4.7 循环语句 62
4.7.1 forever循环语句 62
4.7.2 repeat循环语句 63
4.7.3 while循环语句 64
4.7.4 for循环语句 64
第5章 结构级建模方法 66
5.1 Verilog HDL内置基元 66
5.1.1 基本门 67
5.1.2 上拉、下拉电阻 71
5.1.3 MOS开关 71
5.1.4 双向开关 73
5.1.5 门级建模举例 74
5.2 用户定义原语(UDP) 75
5.2.1 UDP的定义 76
5.2.2 组合电路UDP 76
5.2.3 时序电路UDP 78
5.3 模块的调用 80
5.3.1 端口的关联方式 81
5.3.2 端口悬空的处理 82
5.3.3 端口宽度匹配问题 82
5.3.4 被调用模块参数值的更改 83
5.3.5 结构建模实例 84
5.4 行为描述和结构描述的混合使用 87
第6章 任务、函数及其他 88
6.1 任务 88
6.1.1 任务的定义 88
6.1.2 任务的调用 89
6.2 函数 90
6.2.1 函数的定义 91
6.2.2 函数的调用 91
6.3 预处理指令 92
6.4 系统任务和函数 96
6.4.1 显示任务 97
6.4.2 文件输入/输出任务 99
6.4.3 时间标度任务 101
6.4.4 仿真控制任务 101
6.4.5 时序验证任务 102
6.4.6 仿真时间函数 102
6.4.7 实数变换函数 103
6.4.8 随机函数 103
第二部分 基础单元电路设计实例
第7章 门电路设计与实现 106
7.1 基本门电路 106
7.2 组合门电路 108
7.3 三态门电路 111
7.4 双向总线缓冲器 112
第8章 常用组合逻辑电路设计 114
8.1 编码器 114
8.2 译码器 117
8.2.1 二进制译码器 117
8.2.2 十进制译码器 119
8.2.3 七段译码器 120
8.3 数据选择器和数据分配器 122
8.3.1 数据选择器 122
8.3.2 数据分配器 124
8.4 数据比较器 125
8.5 奇偶产生/校验器 126
第9章 常用时序逻辑电路设计 131
9.1 触发器 131
9.1.1 R-S触发器 131
9.1.2 D触发器 132
9.1.3 JK触发器 135
9.1.4 T触发器 136
9.2 计数器 137
9.2.1 常用的二进制计数器 137
9.2.2 加减控制计数器 142
9.2.3 特殊功能计数器 144
9.3 寄存器 146
9.3.1 基本寄存器 146
9.3.2 移位寄存器 149
9.4 分频器 152
9.4.1 偶数分频器 152
9.4.2 奇数分频器 156
9.4.3 任意整数分频器 158
第三部分 数字系统设计实例
第10章 综合应用实例 162
10.1 交通灯控制系统 162
10.1.1 交通灯控制系统的设计思路 162
10.1.2 一个路口控制模块的代码 163
10.1.3 双向路口控制模块的代码 167
10.2 多功能数字钟 169
10.2.1 时钟调校及计时模块 169
10.2.2 整数分频模块 172
10.2.3 时钟信号选择模块 174
10.2.4 七段显示模块 174
10.2.5 顶层模块的实现 176
10.3 乐曲播放器 179
10.3.1 时钟信号发生器模块 180
10.3.2 音频产生器模块 181
10.3.3 乐曲存储模块 184
10.3.4 乐曲控制模块 190
10.3.5 乐曲播放器顶层模块 193
10.4 VGA 控 制 器 194
10.4.1 VGA显示原理 194
10.4.2 VGA控制信号发生器 197
10.4.3 像素点RGB数据输出模块 210
10.4.4 顶层模块的设计与实现 211
10.4.5 RGB 模拟信号的产生 213
第11章 模型机设计 214
11.1 模型机概述 214
11.2 RISC CPU简介 214
11.2.1 RISC CPU的基本特征 214
11.2.2 RISC CPU的基本构成 215
11.3 RISC CPU指令系统设计 216
11.4 RISC CPU的数据通路图 219
11.5 指令流程设计 221
11.6 CPU内部各功能模块的设计与实现 223
11.6.1 时钟发生器 223
11.6.2 程序计数器 225
11.6.3 指令寄存器 227
11.6.4 地址寄存器 229
11.6.5 数据寄存器 230
11.6.6 寄存器组 233
11.6.7 堆栈指针寄存器 235
11.6.8 控制器 236
11.6.9 算术逻辑运算单元 250
11.6.10 标志寄存器 255
11.7 RISC CPU设计 256
11.8 模型机的组成 259
11.8.1 总线控制 260
11.8.2 ROM 260
11.8.3 RAM 261
11.8.4 模型机的构成 262
11.8.5 模型机的样例程序 264
第四部分 QuartusⅡ和Verilog仿真
第12章 QuartusⅡ功能及应用 270
12.1 QuartusⅡ软件简介及特点 270
12.2 QuartusⅡ软件开发流程 270
12.2.1 设计输入 271
12.2.2 综合 272
12.2.3 布局布线 272
12.2.4 仿真 272
12.2.5 编译和配置 273
12.2.6 调试 273
12.2.7 系统级设计 274
12.3 QuartusⅡ软件的使用 274
12.3.1 创建QuartusⅡ工程 274
12.3.2 设计输入 278
12.3.3 工程配置及时序约束 281
12.3.4 编译 287
12.3.5 功能仿真 288
12.3.6 时序仿真 292
1 2.3.7 器件编程和配置 293
12.4 LPM宏功能模块与IP核的应用 295
12.4.1 宏功能模块概述 295
12.4.2 宏功能模块的应用 296
12.4.3 IP核的应用 300
12.5 SignalTapⅡ嵌入式逻辑分析仪的使用 304
12.5.1 正弦信号发生器的设计 304
12.5.2 SignalTapⅡ的使用实例 308
12.5.3 SignalTapⅡ的高级触发 313
第13章 ModelSim仿真工具 316
13.1 ModelSim概述 316
13.1.1 ModelSim的运行模式 316
13.1.2 ModelSim的仿真流程 317
13.2 设计输入 317
13.2.1 创建工程 318
13.2.2 向工程中添加文件 319
13.2.3 建立库 321
13.3 设计Testbench 323
13.3.1 Testbench的基本结构 323
13.3.2 时钟信号的产生 324
13.3.3 复位信号的产生 325
13.3.4 Testbench设计实例 326
13.4 设计验证与仿真 328
13.4.1 仿真的概念 328
13.4.2 ModelSim功能仿真 329
13.4.3 ModelSim时序仿真 335
13.4.4 ModelSim仿真效率 339
13.5 ModelSim的调试 340
13.5.1 断点设置 340
13.5.2 单步执行 341
13.5.3 波形查看 341
13.6 相关文件介绍 342
13.6.1 WLF文件 342
13.6.2 DO文件 343
13.6.3 modelsim.ini文件 343
参考文献 344
|
| 精彩片段： |
|
|
| 书 评： |
|
|
| 其 它： |
|
|
|
