无线通信系统—— FFT与信道译码VLSI设计 - 国家自然科学基金项目资助 - 中国高校教材图书网
|
|
|
书名： |
无线通信系统—— FFT与信道译码VLSI设计
国家自然科学基金项目资助
|
| ISBN： | 9787560667546 |
条码： | |
| 作者： |
王建
相关图书
|
装订： | |
| 印次： | 1-1 |
开本： | 16开 |
| 定价： |
￥34.00
折扣价：￥32.30
折扣：0.95
节省了1.7元
|
字数： |
220千字
|
| 出版社： |
西安电子科技大学出版社 |
页数： |
322页
|
| 发行编号： | 5606 |
每包册数： |
11
|
| 出版日期： |
2023-5-10 |
|
|
| 内容简介： |
本书针对无线通信系统高吞吐量、高可靠性基带处理对专用集成电路设计的需求，系统地阐述了低复杂度高精度 FFT 信号处理、低时延高性能信道译码算法，以及它们的VLSI 实现结构。全书共7章，包括无线通信系统中的FFT与信道译码技术、基于并行流水线的FFT计算方法及VLSI结构、基于单端口RAM的FFT处理器及VLSI结构、Radix2k FFT算法量化误差分析与VLSI 结构优化、Turbo码并行译码器VLSI结构设计、卷积码的并行列表译码算法与并行列表译码器的硬件结构设计和无人机通信系统VLSI结构设计。
本书可作为高等院校信息与通信工程、集成电路、微电子及其他相近专业的教材，也可供数字集成电路设计以及移动通信领域的科研人员阅读和参考。
|
| 作者简介： |
|
|
| 章节目录： |
|
第1章 无线通信系统中的FFT与信道译码技术 1
1.1 无线通信的基本数学原理 1
1.1.1 连续时间基带模型 2
1.1.2 离散时间基带模型 3
1.1.3 加性白噪声 4
1.2 FFT在无线通信系统中的应用 5
1.2.1 FFT在信号同步中的应用 6
1.2.2 FFT在调制解调中的应用 7
1.2.3 FFT在信道均衡中的应用 9
1.3 无线通信系统典型的信道编译码方法 11
1.3.1 卷积码的编码与译码 12
1.3.2 Turbo码的编码与译码 13
本章小结 15
第2章 基于并行流水线的FFT计算方法及VLSI结构 17
2.1 面向硬件实现的Radix2k FFT算法原理 18
2.2 FFT串行流水线结构 20
2.2.1 延迟反馈VLSI结构 20
2.2.2 延迟换向VLSI结构 21
2.2.3 数据排序单元优化设计方案 22
2.2.4 旋转因子存储单元优化方案 26
2.3 FFT并行流水线计算方法 29
2.4 FFT混合抽取多路延迟反馈VLSI结构 31
2.4.1 基于折叠变换的延迟反馈结构分析 32
2.4.2 延迟反馈结构计算调度优化 35
2.4.3 混合抽取多路延迟反馈VLSI结构设计 37
2.5 理论分析与硬件测试 39
2.5.1 FFT并行流水线结构的资源开销估计与比较 39
2.5.2 M2DF结构的硬件实现与测试 41
本章小结 44
第3章 基于单端口RAM的FFT处理器及VLSI结构 45
3.1 FFT处理器顶层架构设计 46
3.2 FFT处理器数据访问方案设计 49
3.2.1 输入数据缓存方案 50
3.2.2 中间计算结果存取方案 50
3.2.3 输出数据读取方案 58
3.3 FFT处理器VLSI结构设计 61
3.3.1 数据访问参数的生成 61
3.3.2 输入输出转换单元及数据次序变换单元 66
3.3.3 混合抽取多路延迟反馈VLSI结构设计 67
3.4 理论分析与硬件测试 68
3.4.1 FFT处理器性能及硬件开销估计与比较 68
3.4.2 FFT处理器硬件实现与测试 70
本章小结 73
第4章 Radix2k FFT算法量化误差分析与VLSI结构优化 75
4.1 基于矩阵变换的混合Radix2kFFT算法分析 76
4.1.1 混合Radix2kFFT算法的矩阵变换表示 76
4.1.2 混合Radix2kFFT算法分量矩阵的数学性质 79
4.2 混合Radix2kFFT算法的量化误差分析 80
4.2.1 可变数据位宽下的量化误差模型 81
4.2.2 量化误差的功率估计 83
4.3 FFT流水线结构硬件参数的优化配置 86
4.3.1 流水线VLSI结构存储开销分析 86
4.3.2 流水线VLSI结构计算资源开销分析 91
4.3.3 FFT流水线VLSI结构硬件参数优化方法 92
4.4 仿真分析与实验测试 94
4.4.1 流水线结构的SQNR与存储开销的仿真分析 94
4.4.2 FFT流水线结构的SQNR的实验测试 99
本章小结 102
第5章 Turbo码并行译码器VLSI结构设计 103
5.1 Turbo码的并行译码方法 104
5.1.1 基于符号的MAP译码算法 104
5.1.2 子块并行译码方法与块交织流水线策略 105
5.1.3 滑动窗译码与前后向交叉译码方式 107
5.2 Turbo码子块并行译码器VLSI结构设计 108
5.3 Turbo码并行译码QPP交织器VLSI结构设计 110
5.3.1 外信息存储模式与QPP交织器的数学表示 111
5.3.2 支持无冲突访问的外信息存储模式 112
5.4 并行QPP交织器的硬件设计 115
5.4.1 数据写入电路结构 116
5.4.2 数据读取电路的读地址产生单元 118
5.4.3 数据读取电路中的数据路由网络 124
5.5 理论分析与硬件测试 127
5.5.1 不同设计方案中QPP交织器的复杂度分析 127
5.5.2 QPP交织器的硬件实现与测试 130
本章小结 132
第6章 卷积码的并行列表译码算法与并行列表译码器的硬件结构设计 133
6.1 卷积码的并行列表译码算法 134
6.1.1 非咬尾卷积码的列表译码 135
6.1.2 咬尾卷积码的列表译码 137
6.2 基于路径标识的非咬尾卷积码并行列表译码算法 137
6.2.1 基于路径标识的前向递推运算 139
6.2.2 基于路径标识的路径回溯 140
6.2.3 基于网格循环性的咬尾卷积码初始状态估计器 141
6.3 并行列表译码器的硬件结构设计 145
6.3.1 并行列表译码器的ACS单元 147
6.3.2 并行列表译码器的路径回溯单元 148
6.3.3 初始状态估计器 150
6.4 理论分析与硬件测试 153
6.4.1 非咬尾卷积码列表译码算法所需的存储开销分析 153
6.4.2 基于FPGA的列表译码器硬件实现与性能测试 154
6.4.3 列表译码器的VLSI结构实现 157
本章小结 160
第7章 无人机通信系统VLSI结构设计 161
7.1 数字前端方案设计 163
7.1.1 信号分离装置 163
7.1.2 残余频偏纠正装置 166
7.1.3 信号功率控制方案 167
7.2 直接数字频率合成器VLSI结构设计 168
7.2.1 直接数字频率合成器存储压缩方案 169
7.2.2 直接数字频率合成器VLSI实现结构 173
7.2.3 直接数字频率合成器实现实例 176
7.3 数字信道化接收装置VLSI结构设计 178
7.3.1 数字信道化接收装置顶层架构 179
7.3.2 输入排序单元设计 181
7.3.3 M通道数字信道化迭代处理单元设计 183
7.3.4 输出分离单元设计 185
7.4 伪码并行捕获装置VLSI结构设计 187
7.4.1 数据缓存单元及参数存储单元设计 188
7.4.2 数据读取单元设计 191
7.4.3 数据处理单元设计 193
7.4.4 B点IFFT计算单元设计 194
7.4.5 码相位与多普勒估计单元设计 194
7.5 信道估计与均衡装置VLSI结构设计 198
7.5.1 导频符号排列方式设计 199
7.5.2 信道估计与均衡装置顶层架构 200
7.5.3 数据缓存单元结构及控制方案 203
7.5.4 全频域信道估计与均衡结构 204
本章小结 206
附录 CORDIC运算单元的量化误差分析 207
参考文献 209
|
| 精彩片段： |
|
|
| 书 评： |
|
|
| 其 它： |
|
|
|
