基于FPGA的自主可控SoC设计 - 高等学校新工科计算机类专业系列教材 - 中国高校教材图书网
|
|
|
书名： |
基于FPGA的自主可控SoC设计
高等学校新工科计算机类专业系列教材
|
| ISBN： | 9787560671383 |
条码： | 9787560671383 |
| 作者： |
张剑贤
相关图书
|
装订： | 0 |
| 印次： | 1-1 |
开本： | 16开 |
| 定价： |
￥43.00
折扣价：￥40.85
折扣：0.95
节省了2.15元
|
字数： |
224千字
|
| 出版社： |
西安电子科技大学出版社 |
页数： |
327页
|
| 发行编号： | |
每包册数： |
|
| 出版日期： |
2024-02-18 |
|
|
| 内容简介： |
本书主要讲述片上系统的体系结构、设计开发方法和实例设计验证。本书从基础理论知识到实际应用开发展开叙述，具体介绍了片上系统设计技术、硬件描述语言VHDL和FPGA设计开发技术等理论知识，从设计的角度阐述了片上系统的微体系结构，涉及的内容包括基本数字逻辑电路设计、加减乘除四则运算模块设计、存储电路设计、自主可控8位简单SoC设计及基于FPGA实验板的SoC测试验证。
本书强调理论与实践相结合，内容由浅入深、逐层递进，语言深入浅出、通俗易懂。本书深入剖析了SoC内部逻辑结构及时序关系，并融入了大量的设计实例，目的是使读者全面了解和掌握SoC微体系结构的原理及逻辑电路设计验证方法。
本书可以作为计算机、微电子、电子信息等专业高年级本科生和研究生的教材，也可以作为数字逻辑电路系统设计验证的技术参考书。
|
| 作者简介： |
|
|
| 章节目录： |
第1章 绪论 1
1.1 片上系统概述 1
1.1.1 片上系统的基本结构 1
1.1.2 片上系统的类型及特点 3
1.1.3 片上系统与计算机课程的关系 4
1.2 硬件描述语言简介 4
1.3 可编程逻辑设计 5
1.3.1 可编程逻辑器件 5
1.3.2 FPGA技术 7
习题 7
第2章 片上系统设计技术 9
2.1 SoC系统级设计的研究内容 9
2.2 片上系统的关键技术 10
2.2.1 设计重用技术 10
2.2.2 低功耗设计技术 11
2.2.3 软硬件协同设计技术 14
2.2.4 总线架构技术 19
2.2.5 可测试性设计技术 20
2.2.6 物理综合技术 21
2.3 片上系统的设计方法与流程 21
2.3.1 片上系统的系统级设计 21
2.3.2 片上系统的设计流程 22
2.4 片上系统的总线结构 23
2.4.1 AMBA总线 24
2.4.2 Avalon总线 29
2.4.3 CoreConnect总线 32
2.4.4 Wishbone总线 33
2.4.5 OCP总线 34
2.4.6 五种片上总线比较 35
2.5 片上系统的发展趋势 36
习题 37
第3章 硬件描述语言VHDL 38
3.1 电子系统设计描述等级 38
3.2 VHDL程序结构 39
3.2.1 实体 40
3.2.2 构造体 41
3.2.3 配置 41
3.2.4 程序包 42
3.2.5 库 43
3.3 VHDL语言元素 44
3.3.1 VHDL数据类型 44
3.3.2 VHDL数据对象 46
3.3.3 VHDL操作符 48
3.4 VHDL基本逻辑语句 50
3.4.1 块语句 50
3.4.2 进程 51
3.4.3 子程序 52
3.4.4 顺序执行语句 53
3.4.5 并行执行语句 56
3.4.6 元件调用 57
3.5 VHDL描述方式 59
3.5.1 行为描述方式 59
3.5.2 RTL描述方式 60
3.5.3 结构描述方式 63
习题 65
第4章 FPGA设计开发技术 66
4.1 FPGA结构分析 66
4.1.1 PLD原理与结构 66
4.1.2 CPLD原理与结构 66
4.1.3 FPGA原理与结构 68
4.2 FPGA开发流程 71
4.3 Vivado集成开发环境使用 73
4.3.1 Vivado软件使用 73
4.3.2 ILA仿真验证 78
4.3.3 FPGA下载验证 81
习题 82
第5章 基本数字逻辑电路设计 83
5.1 组合逻辑电路设计 83
5.1.1 组合逻辑电路的设计方法 83
5.1.2 译码器与编码器 84
5.1.3 比较器 86
5.1.4 数码转换模块 87
5.2 时序逻辑电路设计 89
5.2.1 时序逻辑电路的设计方法 90
5.2.2 触发器设计 90
5.2.3 分频电路设计 94
5.2.4 移位寄存器设计 102
5.2.5 数字秒表设计 104
5.3 有限状态机设计 105
5.3.1 有限状态机的基本原理 105
5.3.2 一般有限状态机的
VHDL实现 107
5.3.3 Moore状态机设计 109
5.3.4 Mealy状态机设计 110
习题 112
第6章 加减乘除四则运算模块设计 113
6.1 常用的机器数编码格式 113
6.2 加法器设计 114
6.2.1 加法器的基本原理 114
6.2.2 半加器和全加器的设计 116
6.2.3 定点加法器设计 117
6.2.4 浮点加法器设计 120
6.3 定点乘法器设计 123
6.3.1 原码一位乘法器设计 124
6.3.2 原码二位乘法器设计 126
6.3.3 补码一位乘法器设计 128
6.3.4 阵列乘法器设计 131
6.4 定点除法器设计 134
6.4.1 原码除法器设计 135
6.4.2 补码除法器设计 137
6.4.3 阵列除法器设计 139
习题 142
第7章 存储电路设计 143
7.1 随机存储器设计 143
7.1.1 存储器地址译码方式 143
7.1.2 RAM读写时序 144
7.1.3 RAM设计实现 145
7.1.4 RAM容量扩展 146
7.2 只读存储器设计 147
7.2.1 只读存储器的结构 147
7.2.2 简单ROM设计 147
7.2.3 通用ROM设计 148
7.3 双端口RAM设计 150
7.4 先进先出队列设计 152
7.4.1 FIFO类型 152
7.4.2 同步FIFO设计 152
7.4.3 异步FIFO设计 157
7.5 循环冗余校验电路设计 159
7.5.1 循环冗余校验原理分析 159
7.5.2 循环冗余电路设计 161
习题 162
第8章 自主可控8位简单SoC设计 163
8.1 处理器组成结构 163
8.1.1 控制器 163
8.1.2 运算器 164
8.1.3 寄存器组 164
8.2 VHDL实现的简单CPU分析 164
8.2.1 指令集设计分析 165
8.2.2 CPU设计思路分析 166
8.2.3 指令周期分析 166
8.2.4 指令译码器设计 166
8.2.5 控制器设计 167
8.3 处理器的设计方法 169
8.4 8位简单SoC系统结构设计 169
8.5 8位SoC指令系统设计 170
8.5.1 指令集设计 170
8.5.2 指令编码设计 171
8.5.3 指令周期确定 173
8.6 8位SoC功能模块设计 174
8.6.1 时钟模块设计 174
8.6.2 程序计数器设计 174
8.6.3 程序存储器设计 175
8.6.4 指令寄存器设计 176
8.6.5 通用寄存器设计 177
8.6.6 算术逻辑单元设计 177
8.6.7 数据存储器设计 180
8.6.8 堆栈寄存器设计 180
8.6.9 通用I/O接口设计 181
8.6.10 微程序控制器设计 182
8.6.11 模块时钟信号时序分析 188
习题 190
第9章 基于FPGA实验板的SoC
测试验证 191
9.1 FPGA实验板 191
9.2 程序计数器测试验证 192
9.3 程序存储器测试验证 194
9.4 指令寄存器测试验证 196
9.5 通用寄存器测试验证 198
9.6 算术逻辑单元测试验证 200
9.7 数据存储器测试验证 204
9.8 堆栈指针测试验证 206
9.9 通用I/O接口测试验证 208
9.10 微程序控制器测试验证 210
9.11 8位SoC测试验证 211
9.11.1 8位SoC验证结构 211
9.11.2 测试代码及仿真结果 212
参考文献 215
|
| 精彩片段： |
|
|
| 书 评： |
|
|
| 其 它： |
|
|
|
