数字逻辑（第二版）（安徽省高等学校“十一五”省级规划教材） - 中国高校教材图书网
|
|
|
书名： |
数字逻辑（第二版）（安徽省高等学校“十一五”省级规划教材）
|
| ISBN： | 978-7-312-02604-1 |
条码： | |
| 作者： |
张辉宜 丁刚 主编
相关图书
|
装订： | 平装 |
| 印次： | 2-3 |
开本： | 16开 |
| 定价： |
￥32.00
折扣价：￥28.80
折扣：0.90
节省了3.2元
|
字数： |
510千字
|
| 出版社： |
中国科学技术大学出版社 |
页数： |
|
| 发行编号： | |
每包册数： |
|
| 出版日期： |
2010-05-01 |
|
|
| 内容简介： |
|
本教材全面系统地阐述了数字逻辑电路的分析和设计方法。内容新颖、独特、全面适应于高等学校计算机类专业“数字逻辑”课程的教学要求。
|
| 作者简介： |
|
|
| 章节目录： |
前言
第1章 数字逻辑电路基础
1.1 数字系统基本概念
1.1.1 数字信号
1.1.2 数字电路
1.1.3 数字系统
1.1.4 数字系统中的两种运算类型
1.1.5 数字逻辑电路研究的主要问题
1.2 数制与编码
1.2.1 数制
1.2.2 数制转换
1.2.3 真值与机器数
1.2.4 常用编码
1.3 逻辑代数及其运算规则
1.3.1 三种基本逻辑
1.3.2 逻辑运算
1.3.3 逻辑代数基本定律和规则
1.4 逻辑函数的建立及其表示方法
1.4.1 逻辑函数的建立
1.4.2 逻辑函数的表示方法及其转换
1.4.3 逻辑函数的标准形式
1.5 逻辑函数的化简
1.5.1 逻辑函数的最简形式
1.5.2 逻辑函数的公式法化简
1.5.3 逻辑函数的卡诺图化简
1.5.4 具有任意项的逻辑函数的化简
1.5.5 多输出逻辑函数的化简
1.6 门电路
1.6.1 分立元件门电路
1.6.2 TTL集成门电路
1.6.3 CMOS门电路
1.6.4 门电路使用注意事项
1.6.5 数字电路接口技术
习题
第2章 组合逻辑电路
2.1 组合逻辑电路分析
2.2 组合逻辑电路设计
2.2.1 组合逻辑电路设计举例
2.2.2 输入不提供反变量的组合逻辑电路设计
2.3 编码器和译码器
2.3.1 编码器
2.3.2 译码器
2.4.其他常用的组合逻辑器件
2.4.1 全加器：
2.4.2 数字比较器
2.4.3 数据选择器
2.4.4 奇偶校验器
2.5 采用中规模逻辑器件实现组合逻辑函数
2.5.1 用数据选择器实现组合逻辑函数
2.5.2 用其他中规模逻辑器件实现组合逻辑电路
2.6 组合逻辑的冒险现象
2.6.1 冒险现象的定义
2.6.2 冒险现象的避免
习题
第3章 时序逻辑电路
3.1 时序逻辑电路概述
3.1.1 时序逻辑电路的结构
3.1.2 时序逻辑电路的分类
3.1.3 同步时序逻辑电路的描述方法
3.2 基本时序电路
3.2.1 R-S触发器
3.2.2 D触发器
3.2.3 J-K触发器
3.2.4 T触发器
3.2.5 触发器的功能变换
3.3 同步时序逻辑电路的分析
3.3.1 同步时序逻辑电路的分析方法
3.3.2 同步时序逻辑电路的分析举例
3.4 同步时序逻辑电路的设计
3.4.1 建立原始状态表
3.4.2 状态化简
3.4.3 状态分配
3.4.4 确定激励函数和输出函数
3.4.5 设计举例
3.5 寄存器
3.5.1 数码寄存器
3.5.2 移位寄存器
3.6 计数器
3.6.1 同步计数器的分析与设计
3.6.2 异步计数器的分析与设计
3.6.3 采用MSI实现任意模值计数器
3.7 脉冲异步时序电路的分析：
3.8 脉冲异步时序电路的设计
3.9 异步时序电路中的冒险
3.9.1 异步时序逻辑电路中的冒险
3.9.2 异步时序逻辑电路中的竞争
习题
第4章 可编程逻辑器件
4.1 概述
4.1.1 引言
4.1.2 PLD的发展
4.1.3 PLD的一般结构
4.1.4 PLD的电路表示法
4.1.5 PLD的分类
4.2 低密度可编程逻辑器件
4.2.1 可编程只读存储器PROM
4.2.2 可编程逻辑阵列PLA
4.2.3 可编程阵列逻辑PAL.
4.2.4 通用阵列逻辑GAL
4.3 高密度可编程逻辑器件
4.3.1 复杂的可编程逻辑器件（CPLD）
4.3.2 现场可编程门阵列（FPGA）
4.3.3 FPGA／CPLD开发应用选择
4.4 先进的编程和测试技术
4.4.1 在系统编程技术
4.4.2 边界扫描测试技术
4.4.3 应用于FPGA／CPLD的EDA开发流程
习题
第5章 脉冲波形的产生与整形
5.1 脉冲信号和脉冲电路
5.1.1 脉冲信号
5.1.2 脉冲电路
5.2 脉冲波形发生器及整形电路
5.2.1 单稳态触发器
5.2.2 施密特触发器
5.2.3 多谐振荡器
5.3 集成555定时器
5.3.1 集成555定时器的工作原理
5.3.2 集成555定时器的应用
习题
第6章 数字系统设计
6.1 数字系统设计概述
6.1.1 数字系统的基本组成
6.1.2 数字系统的设计方法
6.1.3 数字系统的设计方式
6.1.4 数字系统的实现
6.2 数字系统设计的描述工具
6.2.1 算法状态机（ASM）图
6.2.2 寄存器传输语言RTL
6.3 数字系统设计实例
6.3.1 简易数字频率计的设计
6.3.2 数字钟的设计
6.3.3 交通信号灯控制器的设计
习题
第7章 硬件描述语言基础
7.1 硬件描述语言概述
7.2 VHDL简介
7.2.1 VHDL概述
7.2.2 认识VHDL程序
7.3 VerilogHDL简介
7.3.1 VerilogHDL概述
7.3.2 认识VerilogHDL程序
7.4 其他硬件描述语言
7.4.1 ABEL-HDL简介
7.4.2 AHDL简介
7.5 使用HDL的开发流程
7.6 主要EDA平台对HDL的支持
7.6.1 Max+PlusⅡ
7.6.2 QuartusⅡ
7.6.3 Foundataion和ISE
7.6.4 ispDesignEXPERT和ispLEVER
习题
附录 部分集成芯片管脚图及其说明
参考文献
|
| 精彩片段： |
|
硬件描述语言HDL（Hardware Describe Language）是一种用形式化方法描述数字电路和系统的语言。有别于一般的计算机程序设计语言（如：C语言、Pascal语言），HDL，用来描述硬件电子系统的逻辑功能、电路结构和连接方式。利用这种语言，数字电路系统的设计者可以自顶向下（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化EDA（Electronics Design Automation）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具，把网表转换为要实现的具体电路布线结构。目前，这种高层次（high-level-design）的方法已被广泛采用。据统计，目前在美国硅谷约有90％以上的ASIC和FPGA采用硬件描述语言进行设计。
|
| 书 评： |
|
|
| 其 它： |
|
|
|
